Page 38 - Zur Reinheit funktionaler Oberflächen
P. 38

Grenze der Systemfunktionalität


                     max.

                 Verun-                                                                     Bereich der
                 reinigungs-                                                                Systemfunk-
                                                                                            tionalität
                 zone
                     min.
                 Verun-              Tr            Tr             Tr            Tr
                 reinigung

                           Intervalle zwischen den Reinigungszyklen
                           Tr = Ausfallzeiten des Systems



           Abb. 6 Vermeidensstrategie durch abgestimmte Reinigungsintervalle

                                                       Oberflächen-Reinheit und als Stellglied eine Reinigungsvor-
                                                       richtung, welche in Abhängigkeit von dem gemessenen Grad
                                                       der Verunreinigung automatisch einen Reinigungsvorgang
                                                       einleitet. In der Praxis wird dieser Störzustand jedoch vorweg-
                                                       genommen durch eine manuelle, vorbeugende Maschinenwar-
                                                       tung. Diese erfolgt in Zeitabständen, welche erfahrungsbasiert
                                                       sicherstellen, dass der Störzustand unterhalb der katastrophi-
                                                       schen Systemausfallgrenze bleibt.
                                                       Für einige reinheitsgebundene Fertigungssysteme verbietet
                                                       sich der Steuer- oder Regelkreis, aus folgendem Grunde: Ist
                                                       eine Sollwertabweichung erkennbar, so ist der Schaden für
                                                       den Prozess nicht mehr vermeidbar. Dies gilt z. B. für den
                                                       Plasma-Ätz-Prozess in den Systemen der Halbleiter-Fertigung:
                                                       Haben sich in den Ätzkammern ausreichend dicke Verun-
                                                       reinigungsschichten gebildet, so fallen mehr oder weniger
                                                       große Teile davon auf den im Ätzprozess befindlichen Wafer.
                                                       Dadurch würde der Wafer ganz oder teilweise zerstört. Wafer
                                                       sind bis zum Prozess-Ende sogenannte Teilfertigprodukte. Der
                                                       Fertigungsprozess erfolgt in über 200 Prozess-Schritten über
                                                       einen Zeitraum von etwa 4-8 Wochen. Bei der Zerstörung
                                                       eines Wafers mit einigen hundert Chips zu einem beliebigen
                                                       Zeitpunkt beinhaltet die Zerstörung also den Materialwert des
                                                       Wafers einschließlich des Teilfertigungswertes bis zum Zeit-
                                                       punkt der Zerstörung. Das Beispiel zeigt deutlich, dass nicht
                                                       alle reinigungs-relevanten Vorgänge in ökonomischer Weise
                                                       automatisierbar sind und manuelle Reinigungs-Prozeduren ihre
                                                       Berechtigung haben können. Solche Prozeduren verursachen
                                                       jedoch einen vergleichsweise hohen Aufwand. Dieser ergibt
                                                       sich aus:

           38
   33   34   35   36   37   38   39   40   41   42   43